HOME > 技術情報 > 低ジッタ高逓倍PLL技術 （1）

低ジッタ高逓倍PLL技術 （1）

低ジッタ高逓倍PLL技術 （ハイブリッド式） 構成図

analogue-pll1.jpg


【特徴】
入力ジッタ抑制特性に優れたハイブリッド方式


（*注） この研究開発は、四国経済産業局地域経済部新規事業『平成18年度
　　　　中小企業・ベンチャー挑戦支援事業のうち実用化研究開発事業（補助
　　　　金）』に採択されました。
　　　　平成18年度中小企業・ベンチャー挑戦支援事業のうち実用化研究開発事業（補助金）